phonenumber +49(0)711 123722-0
|
DE EN

Asymmetrisches Multiprocessing

Das asymmetrische Multiprocessing vereint zwei unterschiedliche Kerne in einem Chip.
Der Vorteil dieser Architektur besteht in der strikten Trennung der echtzeitrelevanten Aufgaben – beispielsweise eines Regelungsalgorithmus – vom übrigen System. In der Regel können beide Kerne auf alle Peripherien zugreifen. Eine Ausnahme bildet hier der NXP i.MX 7ULP, welcher z.B. eigene UART Peripherie für den jeweiligen Kern vorhält.

peripherals

Bei den von F&S Elektronik Systeme verwendeten NXP Prozessoren vereinen sich ein ARM Cortex-A Kern und zusätzlich ein ARM Cortex-M Kern auf einem Chip.
Somit kann der Kunde ein leistungsstarkes Betriebssystem wie Linux oder Windows Embedded (Compact/10 IoT) auf dem Cortex-A nutzen und gleichzeitig ein C++ Programm bzw. das Echtzeitbetriebssystem FreeRTOS auf dem Cortex-M. Dies ermöglicht gänzlich neue Einsatzgebiete. So können beispielsweise mit dem Cortex-M harte Echtzeitanforderungen erfüllt werden. Durch den F&S native Bootloader können mit dem Cortex-M schon nach wenigen Millisekunden Schnittstellen wie z.B. CAN oder I²C bedient werden. Auch ein Abschalten des Cortex-A und Abarbeiten von Hintergrundaufgaben mit dem Cortex-M zur Reduktion der Stromaufnahme ist einfach möglich.

usecases

Beide Kerne hängen an der internen Interconnect-Bus-Matrix und können somit auf die gesamte Peripherie zugreifen (Ausnahme i.MX 7ULP). Neben den ARM® Modulen zum Speicherschutz (SCU und TrustZone) hat NXP noch einen Resource Domain Controller (RDC) integriert. Damit wird es deutlich einfacher die beiden Kerne gegeneinander abzuschotten. Die vorhandenen Schnittstellen und Speicherbereiche können beliebig einem Kern oder beiden zugeordnet werden.

Zur Kommunikation zwischen den beiden Kernen steht die Semaphoreinheit SEMA mit mindestens 16 Hardware Semaphoren und eine Messaging Unit (MU) zur Verfügung. Mit der Messaging Unit können einfach Nachrichten zwischen den beiden Kernen gesendet werden. Dazu hat jeder Kern mindestens vier Sende- und Empfangspostfächer.

MessagingUnit